Field Programmable Gate Array

Aus Wikipedia
Wexln zua: Navigation, Suach
A FPGA vo da Firma Altera

A Field Programmable Gate Array (FPGA) (boarisch: im Fäid programmiabore Gatta-Ooadnung (FPGO)) is in da Digitaltechnik a integriata Schoitkroas (IC), wo a logische Schoitung eineprogrammiat wern ko.

Durch a Programm ko ma domit vorgem, wos an de Ei- und Ausgäng (aa bidirektionale IOs san meglich) glesn oda gschriebm werd. Aa komplexaste DSP Algorithmen kenna obbuid wern. Des nennt ma Konfiguration vo am FPGA.

Andersta ois wia bei da Programmiarung vo Rechnan oda Steiarunga is oba da Programmablauf ned sequenziell, sondern parallel. Des hoasst zwoa, oder meara Prozesse, kenna zua säim Zeit rechna, oda IO Operationa vornehma.

Wias funktioniat[VE | Weakln]

D'Hardware afm Die vom IC is fest, und werd, ned wia beim EPROM beim Brenna unwiederbringlich vaändat. Sie besteht aus am Rasta aus Leitunga, die wos iba Lookup-Tabejn gschoiten wern kenna. Wei de Konfiguration (andas ois beim EPROM) jeds Moi valorn geht, wenn ma ausschoit, muass jeds Moi beim Eischoitn die Konfiguration glodn wern. Des mocht ma moast iba an EPROM, an EEPROM oda an Flash-Speicha.

Wos no ois gibt in an FPGA[VE | Weakln]

Aussa da Logik, de wo ma säim definian ko, gibts in de moastn moderna FPGAs aussadem aa no feste Bleck, wia an Block RAM, DSP-Slices, DCMs, PLLs oda sogor PCI-Express PCIe-Endpoint Blocks.

Entwurf vo am FPGA-Design[VE | Weakln]

Da Entwurf vo FPGA-Designs werd iba Hardwarebeschreibungssprochn gmocht. Heitzdog hod si vor oim Verilog oda VHDL duachsetzn kenna. Friara hots aa no Sprochn wia ABEL oda AHDL (Altera Hardware Design Language) gem. De moastn Sochan wern mit Finite-State-Machines (FSM) mit vaschiedn Konzepen (Beispui: Moore- oda Mealy-Automat) bschriebm, sofern a State-Maschine nedig is. Oafochere Sochan kenna aa iba logische Gleichunga definiat wern.

Wo braucht ma des[VE | Weakln]

Grod fia Prototypen oda oba aa fia Kloanserien greift man gern afs FPGA-Design zruck, wei de Flexibilität, de wos ma hot, sea groß is. So kenna Schoitunga zerscht verifiziat wern, um nacha grässere Serien z produzian. Da gebane Parallelismus durch FPGA Strukturen mocht Sochan meglich, de wo mit am Microprozessa ned gengan. Bei Kloaserien, do wo si de Featigung vo am ASICs ned rentiat ko trotz hehara Kostn a Funktion dazuit wean.

Im Netz[VE | Weakln]